Gespeichert in:
| Titel: | Digitaltechnik eine Einführung mit VHDL |
|---|---|
| Von: |
Jürgen Reichardt
|
| Person: |
Reichardt, Jürgen
1952- Verfasser aut |
| Späterer Titel: | Reichardt, Jürgen Digitaltechnik und digitale Systeme |
| Vorheriger Titel: | Reichardt, Jürgen Lehrbuch Digitaltechnik |
| Hauptverfasser: | |
| Format: | Buch |
| Sprache: | Deutsch |
| Veröffentlicht: |
Berlin
De Gruyter Oldenbourg
[2017]
|
| Ausgabe: | 4. Auflage |
| Schriftenreihe: | De Gruyter Oldenbourg : Studium
|
| Schlagworte: | |
| Online-Zugang: | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=029274117&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| Beschreibung: | XIII, 472 Seiten Illustrationen, Diagramme 24 cm x 17 cm |
| ISBN: | 9783110478006 3110478005 |
Internformat
MARC
| LEADER | 00000nam a22000008c 4500 | ||
|---|---|---|---|
| 001 | BV043864080 | ||
| 003 | DE-604 | ||
| 005 | 20210127 | ||
| 007 | t| | ||
| 008 | 161107s2017 gw a||| |||| 00||| ger d | ||
| 015 | |a 16,N28 |2 dnb | ||
| 016 | 7 | |a 1105574458 |2 DE-101 | |
| 020 | |a 9783110478006 |c Paperback : EUR 39.95 (DE), EUR 40.30 (AT) |9 978-3-11-047800-6 | ||
| 020 | |a 3110478005 |9 3-11-047800-5 | ||
| 035 | |a (OCoLC)966436132 | ||
| 035 | |a (DE-599)DNB1105574458 | ||
| 040 | |a DE-604 |b ger |e rda | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c XA-DE-BE | ||
| 049 | |a DE-706 |a DE-B768 |a DE-523 |a DE-1050 |a DE-92 |a DE-Aug4 |a DE-1043 |a DE-1051 |a DE-29T |a DE-M347 |a DE-703 |a DE-859 |a DE-1047 |a DE-634 |a DE-739 |a DE-20 |a DE-858 |a DE-12 |a DE-898 | ||
| 082 | 0 | |a 004 |2 23 | |
| 084 | |a ZN 5600 |0 (DE-625)157468: |2 rvk | ||
| 084 | |a 004 |2 sdnb | ||
| 100 | 1 | |a Reichardt, Jürgen |d 1952- |e Verfasser |0 (DE-588)138762449 |4 aut | |
| 240 | 1 | 0 | |a Lehrbuch Digitaltechnik |
| 245 | 1 | 0 | |a Digitaltechnik |b eine Einführung mit VHDL |c Jürgen Reichardt |
| 250 | |a 4. Auflage | ||
| 264 | 1 | |a Berlin |b De Gruyter Oldenbourg |c [2017] | |
| 264 | 4 | |c © 2017 | |
| 300 | |a XIII, 472 Seiten |b Illustrationen, Diagramme |c 24 cm x 17 cm | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 0 | |a De Gruyter Oldenbourg : Studium | |
| 650 | 0 | 7 | |a Digitaltechnik |0 (DE-588)4012303-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VHDL |0 (DE-588)4254792-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Digitalschaltung |0 (DE-588)4012295-5 |2 gnd |9 rswk-swf |
| 653 | |a Fachhochschul-/Hochschulausbildung | ||
| 653 | |a Einführung | ||
| 653 | |a Lehrbuch | ||
| 653 | |a Reichardt | ||
| 653 | |a Digitaltechnik | ||
| 655 | 7 | |0 (DE-588)4123623-3 |a Lehrbuch |2 gnd-content | |
| 689 | 0 | 0 | |a Digitaltechnik |0 (DE-588)4012303-0 |D s |
| 689 | 0 | 1 | |a Digitalschaltung |0 (DE-588)4012295-5 |D s |
| 689 | 0 | 2 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |D s |
| 689 | 0 | 3 | |a VHDL |0 (DE-588)4254792-1 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Digitalschaltung |0 (DE-588)4012295-5 |D s |
| 689 | 1 | 1 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |D s |
| 689 | 1 | 2 | |a VHDL |0 (DE-588)4254792-1 |D s |
| 689 | 1 | |8 1\p |5 DE-604 | |
| 689 | 2 | 0 | |a Digitaltechnik |0 (DE-588)4012303-0 |D s |
| 689 | 2 | |8 2\p |5 DE-604 | |
| 776 | 0 | 8 | |i Erscheint auch als |n Online-Ausgabe, ePub |z 978-3-11-052997-5 |
| 776 | 0 | 8 | |i Erscheint auch als |n Online-Ausgabe, PDF |z 978-3-11-047834-1 |
| 780 | 0 | 0 | |i Vorangegangen ist |a Reichardt, Jürgen |t Lehrbuch Digitaltechnik |
| 785 | 0 | 0 | |i Fortgesetzt durch |a Reichardt, Jürgen |t Digitaltechnik und digitale Systeme |
| 856 | 4 | 2 | |m Digitalisierung UB Passau - ADAM Catalogue Enrichment |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=029274117&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 2\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 943 | 1 | |a oai:aleph.bib-bvb.de:BVB01-029274117 | |
Datensatz im Suchindex
| DE-BY-OTHR_call_number | F 03/ZN 5600 R348(4) |
|---|---|
| DE-BY-OTHR_katkey | 6018331 |
| DE-BY-OTHR_location | 02 |
| DE-BY-OTHR_media_number | 067004050303 067004050187 067004050290 067004050198 067004262978 |
| _version_ | 1832725676827869184 |
| adam_text | Inhaltsverzeichnis
Vorwort zur 4. Auflage V
Inhaltsverzeichnis VII
1 Einleitung 1
1.1 Die Hardwarebeschreibungssprache VHDL.................................... 3
1.2 Digitale und Analoge Signale...............................................4
1.3 Digitale Systeme...........................................................5
1.4 Gliederung des Buches.................................................... 7
1.5 Vertiefende Aufgaben.......................................................9
2 Modellierung digitaler Schaltungen 11
2.1 Lemziele................................................................ 11
2.2 Entwurfssichten und Abstraktionsebenen....................................11
2.3 Modellierung mit Hardwarebeschreibungssprachen............................14
2.3.1 Datenflussmodelle....................................................... 15
2.3.2 Strukturmodelle......................................................... 15
2.3.3 Verhaltensmodelle..................................................... 16
2.4 Kombinatorische und getaktete Logik.......................................17
2.4.1 Eigenschaften kombinatorischer Logik.................................... 17
2.4.2 Eigenschaften getakteter Logik............................................18
2.4.3 Modellierung auf Register-Transfer-Ebene..................................18
2.5 Entwurfsmethodik für programmierbare digitale Schaltungen.................19
2.6 Vertiefende Aufgaben.................................................. 21
3 Boolesche Algebra 23
3.1 Lemziele................................................................ 23
3.2 Schaltvariable und Schaltfunktionen, Signale..............................23
3.3 Elementare Schaltfunktionen............................................. 24
3.3.1 Die NICHT-Schaltfiinktion (Inversion).....................................25
3.3.2 Die UND-Schaltftmktion (Konjunktion).................................... 25
3.3.3 Die ODER-Schaltfunktion (Disjunktion)................................... 26
3.3.4 Boolesche Funktionen mit mehreren Eingängen...............................26
VIII
Inhaltsverzeichnis
3.4 Rechenregeln der Schaltalgebra..........................................27
3.4.1 Theoreme.............................................................. 27
3.4.2 Kommutativgesetze.......................................................28
3.4.3 Assoziativgesetze..................................................... 28
3.4.4 Distributivgesetze.................................................... 28
3.4.5 De Morgan’sche Gesetze................................................ 29
3.4.6 V ereinfachungsrege ln.............................................. 30
3.5 Vollständige Systeme....................................................31
3.5.1 Das Dualitätsprinzip....................................................31
3.5.2 NAND- und NOR-Gatter....................................................31
3.6 Normalformen............................................................33
3.6.1 Disjunktive Normalform (DNF)............................................34
3.6.2 Konjunktive Normalform (KNF)............................................34
3.7 Realisierung von Schaltfunktionen mit Wahrheitstabellen.................35
3.7.1 SOP- und POS-Darstellungen von Wahrheitstabellen in programmierbaren
Bausteinen mit UND/ODER-Logik...................................... 37
3.7.2 Look-Up-Tabellen...................................................... 37
3.8 XOR- und XNOR-Logik.....................................................38
3.8.1 SOP- und POS-Darstellungen..............................................38
3.8.2 XOR- und XNOR-Regeln und Gesetze........................................39
3.8.3 XOR- und XNOR-Logik mit mehr als zwei Eingängen.........................39
3.9 Vorrangregeln......................................................... 40
3.10 Schaltsymbole......................................................... 41
3.11 Implementierung von Schaltfunktionen mit Multiplexern...................44
3.12 Analyse von Schaltnetzen.......................................... 45
3.13 Vertiefende Aufgaben.................................................. 48
4 VHDL-Einftihrung I 51
4.1 Lemziele................................................................51
4.2 Syntaxnotation..........................................................51
4.3 Der Aufbau eines VHDL-Modells...........................................52
4.3.1 Beschreibung einer entity............................................. 53
4.3.2 Aufbau einer architecture...............................................55
4.3.3 Nebenläufige Signalzuweisungen..........................................55
4.3.4 Logikoperatoren in VHDL ................................................56
4.4 Das Konzept von VHDL-Testbenches...................................... 63
4.5 Vertiefende Aufgaben.................................................. 66
5 Zahlensysteme in der Digitaltechnik 69
5.1 Lemziele.......;........................................................70
Inhaltsverzeichnis
IX
5.2 Polyadische Zahlensysteme................................................70
5.3 Umwandlung zwischen Zahlensystemen.......................................72
5.4 Addition und Subtraktion vorzeichenloser Dualzahlen......................74
5.5 Darstellung negativer Zahlen.............................................76
5.5.1 Eigenschaften des 2er-Komplementzahlensystems..........................77
5.5.2 Addition und Subtraktion im 2er-Komplementzahlensystem................. 80
5.6 Darstellung rationaler Zahlen.......................................... 83
5.6.1 Festkommadarstellung im Q-Format.........................................83
5.6.2 Gleitkommadarstellung....................................................85
5.7 Vertiefende Aufgaben.....................................................86
6 Logikminimierung 89
6.1 Lemziele............................................................... 89
6.2 Minimierung mit KV-Tafeln................................................89
6.2.1 Disjunktive Minimalform (DMF)............................................90
6.2.2 Konjunktive Minimalform (KMF)........................................ 98
6.2.3 Output-Don’t-Care-Terme................................................ 99
6.2.4 Grenzen der zweistufigen Minimierung....................................101
6.3 Softwarealgorithmen zur zweistufigen Minimierung........................107
6.3.1 Quine-McCluskey-Algorithmus........................................... 107
6.3.2 Espresso-Algorithmus....................................................108
6.4 Minimierungskonzepte für FPGAs..........................................108
6.5 Vertiefende Aufgaben....................................................110
7 VHDL-Einführung II 113
7.1 Lemziele................................................................113
7.2 Das VHDL-Prozesskonzept................................................113
7.3 Ereignisgesteuerte Simulatoren..........................................115
7.4 Verzögerungsmodelle.....................................................119
7.5 Sequenzielle Anweisungen in Prozessen................................. 121
7.5.1 case-Anweisung..........................................................121
7.5.2 if-Anweisung.......................................................... 122
7.6 Prozesse ohne Sensitivity liste.......................;................127
7.7 Verwendung von Variablen in Prozessen...................................127
7.8 Modellierungsbeispiel...................................................129
7.9 Lesen und Schreiben von Dateien in Testbenches..........................133
7.10 V ertiefende Aufgaben...................................................135
X
Inhaltsverzeichnis
8 Codes 137
8.1 Lemziele............................................................. 137
8.2 Charakterisierung und Klassifizierung.............................. 137
8.3 Zahlencodes............................................................138
8.4 Code für die Längen- und Winkelmesstechnik.............................142
8.5 Methoden der Fehlererkennung und -korrektur.......................... 143
8.6 Vertiefende Aufgaben...................................................146
9 Physikalische Implementierung und Beschaltung von Logikgattern 149
9.1 Lemziele............................................................. 149
9.2 Logikgatter in CMOS-Technologie...................................... 149
9.2.1 CMOS-Technologie und Kennlinien der MOS-Transistoren...................149
9.2.2 Aufbau und Kennlinien eines CMOS-Inverters.............................151
9.2.3 Pegelbereiche digitaler Logikfamilien................................ 153
9.3 Logikzustände und elektrische Pegel.................................. 155
9.4 Statische CMOS-Logikgatter.............................................157
9.5 Beschaltung von Gatterausgängen........................................158
9.5.1 Standardausgang........................................................158
9.5.2 Open-Drain- / Open-Collector-Ausgang...................................159
9.5.3 Three-State-Ausgang....................................................162
9.6 VHDL-Modelliemng mit den Datentypen std ulogic und std logic......... 165
9.6.1 Mehrwertige Datentypen.................................................165
9.6.2 Datentypen mit Auflösungsfunktion......................................166
9.6.3 VHDL-Modellierungsbeispiele...........................................168
9.7 Vertiefende Aufgaben........................ .......................... 172
10 Datenpfadkomponenten 175
10.1 Lemziele....................................................... 176
10.2 Multiplexer..................................................... ...176
10.3 Binärzahlendecoder und Demultiplexer................................. 178
10.4 Prioritätsencoder......................................................181
10.5 Code-Umsetzer..........................................................183
10.6 Komparator........................................................... 186
10.7 Hierarchische Strukturmodellierung in VHDL.............................186
10.8 Addierer...............................................................189
10.8.1 Halb- und Volladdierer............................................. 189
10.8.2 Ripple-Carry-Addierer..................................................193
10.8.3 Carry-Lookahead- Addierer..............................................196
Inhaltsverzeichnis
XI
10.8.4 Kombinierter Addierer/Subtrahierer......................................199
10.8.5 Addition von Festkommazahlen im Q-Format................................199
10.9 Hardware-Multiplizierer.................................................201
10.10 Arithmetik in VHDL......................................................203
10.11 Vertiefende Aufgaben....................................................208
11 Latches und Flipflops in synchronen Schaltungen 211
11.1 Lemziele................................................................212
11.2 Das RS-Latch............................................................213
11.2.1 Basis-RS-Latch..........................................................213
11.2.2 Taktzustandsgesteuertes RS-Latch........................................218
11.3 Das D-Latch (Data-Latch)................................................220
11.4 D-Flipflops.............................................................223
11.5 JK-Flipflop.............................................................232
11.6 T-Flipflop..............................................................233
11.7 Zweispeicher-Flipflops..................................................234
11.8 RTL-Modellierung synchroner Schaltungen.................................236
11.9 Zusammenfassung.........................................................239
11.10 Vertiefende Aufgaben....................................................239
12 Entwurf synchroner Zustandsautomaten 245
12.1 Lemziele................................................................246
12.2 Formale Beschreibung von Zustandsautomaten..............................246
12.3 Entwurf eines Geldwechselautomaten......................................249
12.3.1 Realisierung als Mealy-Automat..........................................249
12.3.2 Realisierung als Moore-Automat..........................................259
12.3.3 Medwedew-Automatenstruktur..............................................264
12.4 Impulsfolgeerkennung mit Zustandsautomaten..............................264
12.4.1 Implementierung als Moore-Automat.......................................265
12.4.2 Implementierung als Mealy-Automat.......................................267
12.5 Kopplung von Zustandsautomaten..........................................270
12.6 Vertiefende Aufgaben.....................................2.............272
13 Entwurf von Synchronzählern 275
13.1 Lernziele...............................................................275
13.2 Manuelle Implementierung von Zählern....................................276
13.2.1 mod-5-Zähler............................................................276
13.2.2 mod-4-Vorwärts-ZRückwärtszähler.........................................281
XII
Inhaltsverzeichnis
13.3 Standardzähler............................................................285
13.3.1 Abhängigkeitsnotation................................................. 285
13.3.2 Systematischer VHDL-Entwurf von Zählern................................. 287
13.3.3 Kaskadierung von Standardzählem........................................ .291
13.4 Vertiefende Aufgaben.................................................... 293
14 Schieberegister 297
14.1 Lernziele.................................................................297
14.2 Arbeitsweise von Schieberegistern.........................................297
14.3 Serien-Parallel-Umsetzer............................................... 299
14.4 Parallel-Serien-Umsetzer..................................................301
14.5 Zähler mit Schieberegistern........................................... 304
14.5.1 Ringzähler.............................................................. 305
14.5.2 Johnson-Zähler............................................................307
14.6 Linear rückgekoppelte Schieberegister.....................................309
14.7 Vertiefende Aufgaben......................................................312
15 Kommunikation zwischen digitalen Teilsystemen 315
15.1 Lernziele............................................................. 315
15.2 Kopplung von Signalen in zueinander synchronen Taktdomänen................316
15.2.1 Impulsverkürzung..........................................................316
15.2.2 Impulsverlängerung........................................................317
15.3 Synchronisation asynchroner Eingangssignale...............................321
15.3.1 Synchronisation langer Eingangsimpulse....................................321
15.3.2 Synchronisation kurzer Eingangsimpulse....................................325
15.3.3 Asynchrone Resets.........................................................326
15.4 Datenaustausch zwischen Teilsystemen......................................328
15.4.1 Synchrone Datenübertragung................................................329
15.4.2 Asynchrone Datenübertragung..............................................331
15.5 Der AXI4-Interfacestandard................................................340
15.5.1 Übersicht............................................................. 340
15.5.2 Das AXI4-Stream Interface............................................. 340
15.6 Vertiefende Aufgaben.................................................. ..343
16 Digitale Halbleiterspeicher 345
16.1 Lemziele................................................................ 345
16.2 Übersicht............................................................... 345
16.2.1 Klassifizierung..................................................... 345
16.2.2 Speicherstrukturen...................................................... 346
16.2.3 Kenngrößen.............................................................. 348
16.3 Nicht flüchtige Speicher..................................................349
16.3.1 Maskenpfpgrammierbares ROM................................................349
Inhaltsverzeichnis
XIII
16.3.2 PROM..................................................................351
16.3.3 EPROM.................................................................351
16.3.4 EEPROM und Flash-EEPROM...............................................352
16.3.5 Instanziierung von ROM-Strukturen durch VHDL-Code.....................353
16.4 Flüchtige Speicher....................................................354
16.4.1 SRAMs.................................................................354
16.4.2 DRAMs.................................................................357
16.4.3 SDRAM und DDR-RAM.....................................................360
16.4.4 Modellierung von SRAM-Speicher in VHDL................................361
16.5 FIFO-Speicher.........................................................365
16.6 Speichererweiterung...................................................372
16.7 Vertiefende Aufgaben..................................................375
17 Programmierbare Logik 377
17.1 Lemziele..............................................................377
17.2 PLD-Architekturen.....................................................377
17.3 SPLDs.................................................................379
17.3.1 PROM-Speicher.........................................................379
17.3.2 PLAs..................................................................383
17.3.3 PALs..................................................................384
17.4 CPLDs.................................................................390
17.5 FPGAs.................................................................393
17.5.1 Die Spartan-3-FPGA-Familie der Fa. Xilinx.............................395
17.5.2 Technologische Entwicklungstrends bei FPGAs...........................402
17.6 Vertiefende Aufgaben..................................................403
18 Anhang 405
18.1 Erweiterungen durch den Standard VHDL-2008............................405
18.2 Hinweise zur Verwendung der Vivado WebPACK Entwicklungsumgebung.......418
18.2.1 Konfiguration eines RTL-Projektes in Vivado...........................419
18.2.2 Funktionale Simulation des VHDL-Codes.................................423
18.2.3 Synthese und Implementierung..........................................427
18.2.4 Hardwaredownload und Test.............................................431
18.2.5 Entwurf getakteter Schaltungen mit Vivado.............................434
18.3 Hinweise zur Verwendung von ModelSim..................................440
18.3.1 ModelSim Hilfesystem................................................ 440
18.3.2 Entwicklungsablauf mit ModelSim.......................................440
18.4 VHDL-Codierungsempfehiungen...........................................452
19 Literaturverzeichnis 457
20 Sachregister 461
|
| any_adam_object | 1 |
| author | Reichardt, Jürgen 1952- |
| author_GND | (DE-588)138762449 |
| author_facet | Reichardt, Jürgen 1952- |
| author_role | aut |
| author_sort | Reichardt, Jürgen 1952- |
| author_variant | j r jr |
| building | Verbundindex |
| bvnumber | BV043864080 |
| classification_rvk | ZN 5600 |
| ctrlnum | (OCoLC)966436132 (DE-599)DNB1105574458 |
| dewey-full | 004 |
| dewey-hundreds | 000 - Computer science, information, general works |
| dewey-ones | 004 - Computer science |
| dewey-raw | 004 |
| dewey-search | 004 |
| dewey-sort | 14 |
| dewey-tens | 000 - Computer science, information, general works |
| discipline | Informatik Elektrotechnik / Elektronik / Nachrichtentechnik |
| edition | 4. Auflage |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>03090nam a22007218c 4500</leader><controlfield tag="001">BV043864080</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20210127 </controlfield><controlfield tag="007">t|</controlfield><controlfield tag="008">161107s2017 gw a||| |||| 00||| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">16,N28</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">1105574458</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783110478006</subfield><subfield code="c">Paperback : EUR 39.95 (DE), EUR 40.30 (AT)</subfield><subfield code="9">978-3-11-047800-6</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3110478005</subfield><subfield code="9">3-11-047800-5</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)966436132</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DNB1105574458</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-BE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-706</subfield><subfield code="a">DE-B768</subfield><subfield code="a">DE-523</subfield><subfield code="a">DE-1050</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-1043</subfield><subfield code="a">DE-1051</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-M347</subfield><subfield code="a">DE-703</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-1047</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-739</subfield><subfield code="a">DE-20</subfield><subfield code="a">DE-858</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-898</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">004</subfield><subfield code="2">23</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5600</subfield><subfield code="0">(DE-625)157468:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">004</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Reichardt, Jürgen</subfield><subfield code="d">1952-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)138762449</subfield><subfield code="4">aut</subfield></datafield><datafield tag="240" ind1="1" ind2="0"><subfield code="a">Lehrbuch Digitaltechnik</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Digitaltechnik</subfield><subfield code="b">eine Einführung mit VHDL</subfield><subfield code="c">Jürgen Reichardt</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">4. Auflage</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Berlin</subfield><subfield code="b">De Gruyter Oldenbourg</subfield><subfield code="c">[2017]</subfield></datafield><datafield tag="264" ind1=" " ind2="4"><subfield code="c">© 2017</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XIII, 472 Seiten</subfield><subfield code="b">Illustrationen, Diagramme</subfield><subfield code="c">24 cm x 17 cm</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">De Gruyter Oldenbourg : Studium</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitaltechnik</subfield><subfield code="0">(DE-588)4012303-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Fachhochschul-/Hochschulausbildung</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Einführung</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Lehrbuch</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Reichardt</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Digitaltechnik</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Digitaltechnik</subfield><subfield code="0">(DE-588)4012303-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">Digitaltechnik</subfield><subfield code="0">(DE-588)4012303-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="8">2\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Online-Ausgabe, ePub</subfield><subfield code="z">978-3-11-052997-5</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Online-Ausgabe, PDF</subfield><subfield code="z">978-3-11-047834-1</subfield></datafield><datafield tag="780" ind1="0" ind2="0"><subfield code="i">Vorangegangen ist</subfield><subfield code="a">Reichardt, Jürgen</subfield><subfield code="t">Lehrbuch Digitaltechnik</subfield></datafield><datafield tag="785" ind1="0" ind2="0"><subfield code="i">Fortgesetzt durch</subfield><subfield code="a">Reichardt, Jürgen</subfield><subfield code="t">Digitaltechnik und digitale Systeme</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">Digitalisierung UB Passau - ADAM Catalogue Enrichment</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=029274117&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-029274117</subfield></datafield></record></collection> |
| genre | (DE-588)4123623-3 Lehrbuch gnd-content |
| genre_facet | Lehrbuch |
| id | DE-604.BV043864080 |
| illustrated | Illustrated |
| indexdate | 2024-12-20T17:47:09Z |
| institution | BVB |
| isbn | 9783110478006 3110478005 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-029274117 |
| oclc_num | 966436132 |
| open_access_boolean | |
| owner | DE-706 DE-B768 DE-523 DE-1050 DE-92 DE-Aug4 DE-1043 DE-1051 DE-29T DE-M347 DE-703 DE-859 DE-1047 DE-634 DE-739 DE-20 DE-858 DE-12 DE-898 DE-BY-UBR |
| owner_facet | DE-706 DE-B768 DE-523 DE-1050 DE-92 DE-Aug4 DE-1043 DE-1051 DE-29T DE-M347 DE-703 DE-859 DE-1047 DE-634 DE-739 DE-20 DE-858 DE-12 DE-898 DE-BY-UBR |
| physical | XIII, 472 Seiten Illustrationen, Diagramme 24 cm x 17 cm |
| publishDate | 2017 |
| publishDateSearch | 2017 |
| publishDateSort | 2017 |
| publisher | De Gruyter Oldenbourg |
| record_format | marc |
| series2 | De Gruyter Oldenbourg : Studium |
| spellingShingle | Reichardt, Jürgen 1952- Digitaltechnik eine Einführung mit VHDL Digitaltechnik (DE-588)4012303-0 gnd VHDL (DE-588)4254792-1 gnd Schaltungsentwurf (DE-588)4179389-4 gnd Digitalschaltung (DE-588)4012295-5 gnd |
| subject_GND | (DE-588)4012303-0 (DE-588)4254792-1 (DE-588)4179389-4 (DE-588)4012295-5 (DE-588)4123623-3 |
| title | Digitaltechnik eine Einführung mit VHDL |
| title_alt | Lehrbuch Digitaltechnik |
| title_auth | Digitaltechnik eine Einführung mit VHDL |
| title_exact_search | Digitaltechnik eine Einführung mit VHDL |
| title_full | Digitaltechnik eine Einführung mit VHDL Jürgen Reichardt |
| title_fullStr | Digitaltechnik eine Einführung mit VHDL Jürgen Reichardt |
| title_full_unstemmed | Digitaltechnik eine Einführung mit VHDL Jürgen Reichardt |
| title_new | Reichardt, Jürgen Digitaltechnik und digitale Systeme |
| title_old | Reichardt, Jürgen Lehrbuch Digitaltechnik |
| title_short | Digitaltechnik |
| title_sort | digitaltechnik eine einfuhrung mit vhdl |
| title_sub | eine Einführung mit VHDL |
| topic | Digitaltechnik (DE-588)4012303-0 gnd VHDL (DE-588)4254792-1 gnd Schaltungsentwurf (DE-588)4179389-4 gnd Digitalschaltung (DE-588)4012295-5 gnd |
| topic_facet | Digitaltechnik VHDL Schaltungsentwurf Digitalschaltung Lehrbuch |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=029274117&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT reichardtjurgen lehrbuchdigitaltechnik AT reichardtjurgen digitaltechnikeineeinfuhrungmitvhdl |
Inhaltsverzeichnis
Ausleihbestand Seybothstrasse
| Signatur: | F 03 ZN 5600 R348(4) Lageplan |
|---|---|
| Exemplar 1 | uneingeschränkt entleihbar Am Standort |
| Exemplar 2 | uneingeschränkt entleihbar Am Standort |
| Exemplar 3 | uneingeschränkt entleihbar Am Standort |
| Exemplar 4 | uneingeschränkt entleihbar Am Standort |
| Exemplar 5 | uneingeschränkt entleihbar Am Standort |